首页 /芯片及系统测试与验证服务（ZJLAB-FS-BX20260120）采购公告

芯片及系统测试与验证服务（ZJLAB-FS-BX20260120）采购公告

公告-招标公告

浙江 -杭州

发布时间： 2026年11月05日

摘要信息

招标单位

招标编号

招标估价

招标联系人

招标代理机构

代理联系人

报名截止时间

投标截止时间

关键信息

芯片测试服务采购公告

招标详情

下文中****为隐藏内容，仅对千里马会员开放，如需查看完整内容请或拨打咨询热线： 400-688-2000

相关单位：

***********公司企业信息

项目名称项目编号公告开始日期公告截止日期采购单位付款方式联系人联系电话签约时间要求到货时间要求预算总价发票要求含税要求送货要求安装要求收货地址供应商资质要求公告说明

芯片及系统测试与验证服务	****
2026-11-05 15:08:33	2026-11-10 16:00:00
****	第1期：签订合同后7个工作日内，预付50%；第2期：验收后7个工作日内，付50%。


￥250000.00





符合《政府采购法》第二十二条规定的供应商基本条件

采购清单1

采购商品采购数量计量单位所属分类

芯片及系统测试与验证服务

项

其他专业技术服务

品牌型号预算单价技术参数及配置要求参考链接售后服务

￥ 250000.00

服务内容1：完成数据收发器总体方案及接口设计。梳理交换机至FPGA板的以太网接口、FPGA板至8颗芯片子板的接口及数据格式；明确报文结构、目标通道标识、收发时序、流控方式、缓存规划及异常处理，形成接口规范和设计方案。服务内容2：完成FPGA数据收发逻辑开发。实现以太网数据接收、报文解析、缓存与时钟域转换、8路通道选择与数据分发；实现芯片子板返回数据或状态的采集、通道标识、组包及以太网回传；完成参数配置、收发计数、错误统计和必要的调试功能。服务内容3：完成模块仿真、单板联调及交付。搭建1块FPGA板连接8颗芯片子板的验证环境，完成单路、8路轮询和8路并发收发测试，以及缓存背压、异常报文和链路恢复测试；交付设计文档、源代码、工程文件、测试脚本、原始记录和验证报告。技术指标：▲1. 支持交换机经以太网接口向1块FPGA板下发数据，由FPGA按目标通道分发至8颗芯片子板，8路通道均可独立寻址和配置。 ▲2. 支持8路子板返回数据或状态的采集、通道标识、组包及以太网回传；下行与回传数据格式须经甲方确认。 ▲3. 覆盖单路、8路轮询和8路并发场景。在双方确认的有效负载速率和无故障条件下，接收内容与发送内容一致，无错路由、漏包、重复包或非约定乱序。 ▲4. 实现缓存、背压或发送节流机制；支持收发计数、异常计数及通道状态查询，缓存溢出和链路中断可识别并记录。 ★5. 单路逐一覆盖全部8路，轮询及并发场景每种稳定后连续测试不少于5 min；记录各通道有效数据量、包数、错误及缓存状态。 ★6. 以实际板卡接口能力为依据，在方案评审时书面确认以太网速率、子板接口协议、各通道及总有效负载速率、最大包长和缓存深度，作为联调及验收基线。 ★7. 源代码和工程可在约定工具版本下重新编译生成可加载文件，测试脚本、配置和记录能够复现验收过程。履行期限、地点和方式：期限：合同生效后30天；地点：乙方所在地或双方商定；方式：乙方提供测试设备、测试环境及技术人员，完成测试验证工作并交付报告。售后服务：交付后3个月内对报告真实性负责；若甲方发现测试数据存在错误或遗漏，乙方应在收到通知后5个工作日内予以确认，并在确认后10个工作日内免费完成补充测试。验收标准：1. 范围完整：交付数据收发器设计方案、接口规范、FPGA源代码与工程、可加载文件、测试脚本、测试记录及验证报告。 2. 链路闭环：完成交换机经以太网接口至FPGA，再至8颗芯片子板的数据分发；完成8路子板数据或状态经FPGA组包回传。 3. 正确性达标：全部8路完成单路测试，轮询与并发测试通过；在确认的速率及无故障条件下无错路由、漏包、重复包或非约定乱序。 4. 异常可控：缓存背压或节流、异常报文识别、链路中断记录及恢复用例通过，恢复后重新发送数据可正确收发。 5. 性能可核查：按确认的接口和有效负载速率完成测试；每种正常场景持续不少于5 min，提交各通道与总有效负载速率、包数、错误计数及缓存状态记录。 6. 成果可复现：甲方可按交付说明重新编译、加载并执行主要测试用例，源数据、配置、版本和报告结论对应一致。验收方式：甲方在乙方提交报告及全部交付物后10个工作日内，在甲方所在地进行资料审查和验收；若验收不通过，乙方应在收到通知后10个工作日内完成整改并重新提交验收；若第二次验收仍不通过，甲方有权根据合同约定要求乙方承担相应责任。验收期满未提出异议或异议处理完毕后无进一步异议的，视为验收合格。成果交付：1. 《Demo系统数据收发器设计方案》及《接口与数据协议规范》。 2. FPGA RTL源代码、约束文件、工程配置、编译与加载说明、可加载文件；涉及第三方IP时附使用及授权边界说明。 3. 数据发送、接收和比对脚本，测试用例及环境配置文件。 4. 《Demo系统数据收发器验证报告》及原始收发日志、计数记录、波形或抓包数据。 5. 联调问题及关闭记录、用户配置和调试说明。设计文档提供可编辑电子版及PDF，代码和工程按完整目录交付。

招标进度跟踪

2026-11-05

招标公告

芯片及系统测试与验证服务（ZJLAB-FS-BX20260120）采购公告

当前信息

招标项目商机

暂无推荐数据

400-688-2000

欢迎来电咨询～